메모리 채널의 거의 완전한 재구성을 나타내는 DDR5 표준은 이전 세대인 DDR4 표준에 비해 몇 가지 중요한 변경사항을 도입합니다. 이 웹 세미나에서는 DDR5에 필요한 보다 복잡한 트레이닝 시퀀스와 아키텍처 설계자, 시스템 설계자 및 측정 엔지니어에게 중대한 과제를 제시하는 기능 측정 시나리오에 대해서 자세히 설명합니다. 우리는 차세대 DDR5메모리 시스템의 많은 트레이닝 및 작동 모드를 완벽하게 적용하려면 프로토콜이 가능하고 유연한 자극 생성을 제공하며 정교한 캡처 및 측정 기술을 적용하는 현대적인 측정 솔루션을 어떻게 요구하는지 보여드립니다.
일정
다음과 같은 주제들이 다루어집니다:
DDR5 명령어 및 데이터 버스들의 초기화 및 트레이닝
쓰기 지연시간의 보정
읽기 지연시간의 측정
PDA 열거(enumeration)
기능 측정들을 가능하게 하는 핵심 구성 블럭들
읽은 데이터 버스트들의 캡쳐 및 분석
데이터 및 스트로브 버스 처리
누가 이 행사에 참여해야 하는가?
시스템 아키텍처 설계자, 디지털 설계기술자, 검증 기술자, 제품 기술자, 측정 기술자, 응용 기술자, 시스템 통합자, 생산관리자, 프로젝트 관리자.
강사
Erin Holley
Senior Member of Technical Staff
Erin은 Introspect Technology의 R&D팀원으로 디지털 설계 및 시스템 아키텍처를 전문으로 합니다. 그녀는 현재 Introspect Technology에서 고속 메모리 인터페이스를 위한 측정솔루션 개발을 이끌고 있습니다.
고객센터
