주제: DDR5 — 새로운 표준을 위한 테스트 기술  
일자: 2019년 6월 14일 (금) 
시간: 오전 00:00 ~ 01:00시
(참고: 강의는 영어로 진행됩니다)

이 무료 웹 세미나에 참여하여 향후 JEDEC® DDR5 표준의 새로운 기능에 대해 배우고 DDR5 구성 요소 및 시스템을 성공적으로 설계하고 테스트하기 위해 알아야 할 사항을 찾아보십시오. 

차세대 DDR5 메모리 인터페이스 표준과 정교한 기능을 최대한 활용하려면 아키텍터, 설계자 및 테스트 엔지니어가 이해해야 할 많은 새로운 설계 및 테스트 문제가 있습니다. 이 웹 세미나에서는 DDR4와 DDR5의 주요한 설계 차이점을 소개하고, JEDEC®에서 정의한 새로운 테스트 요구 사항을 명확히 제시하며, 시스템 수준의 테스트 및 전체 컴포넌트 수준의 특성화를 포함한 복잡한 DDR5 테스트 표준을 충족하는 솔루션을 제공합니다.

• ► DDR5 인터페이스의 개요와 DDR4와의 주요 차이점
• ► 모든 벤치에서 시스템 수준의 테스트의 수행
  • • R-DIMM, LR-DIMM 및 U-DIMM 폼팩터에 대한 자체 실험 환경 구축
• ► 모든 DDR5 핀 그룹의 전체 컴포너트 수준의 특성화 
  • • Stimulus 생성 요구 사항들과 명령 패턴 기능들
  • • Response 분석 요구 사항들과 신호 포착 기능들
  • • DDR5 적합성 테스트 슈트 (CTS) 예제

시스템 아키텍터, 디지탈 설계 기술자, 검증 기술자, 제품 기술자, 테스트 기술자, 응용 기술자, 시스템 통합기술자, 제품라인 관리자, 프로젝트 관리자

Erin Holley
선임 디지탈 설계 기술자 / Introspect Technology 

Erin은 Introspect Technology사의 R&D팀원으로서 디지탈 설계 및 시스템 아키텍처 전문 기술자입니다.

다음 링크에서 온라인으로 등록하세요: https://attendee.gotowebinar.com/register/1059718502086314253